SEP 1 4 2004 7

PATENT

N THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant:

NIISOE

Examiner:

Unknown

Serial No.:

10/750,359

Group Art Unit:

Unknown

Filed:

December 29, 2003

Docket No.:

10873.1388US01

Title:

METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE

CERTIFICATE UNDER 37 CFR 1.10:

"Express Mail" mailing label number: EV 407256721 US

Date of Deposit: September 14, 2004

I hereby certify that this paper or fee is being deposited with the U.S. Postal Service "Express Mail Post Office to Addressee" service under 37 CFR 1.10 on the date indicated above and is addressed to Mail Stop Missing Parts, Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-

By: // // //

SUBMISSION OF PRIORITY DOCUMENT(S)

Mail Stop Missing Parts Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Dear Commissioner:

Applicants enclose herewith one certified copy of a Japanese Patent application, Serial No. 2003-002553, filed January 8, 2003, the right of priority of which is claimed under 35 U.S.C. § 119.

Respectfully submitted,

MERCHANT & GOULD P.C.

P.O. Box 2903

Minneapolis, Minnesota 55402-0903

(612) 332-5300

Dated: September 14, 2004

By:

Douglas P. Mueller

Reg. No. 30,300

DPM/sbd



BEST AVAILABLE COPY

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されてる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed th this Office.

出願年月日 Date of Application:

2003年 1月 8日

は 願 畨 号 pplication Number:

特願2003-002553


ST. 10/C]:

[J P 2 0 7 0 3 - 0 0 2 5 5 3]

願 人 plicant(s):

松下電器産業株式会社

CERTIFIED COPY OF PRIORITY DOCUMENT



特許庁長官 Commissioner, Japan Patent Office 2004年 1月21日





【書類名】

特許願

【整理番号】

2923230036

【提出日】

平成15年 1月 8日

【あて先】

特許庁長官 殿

【国際特許分類】

H01L 21/027

【発明者】

【住所又は居所】

大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】

新添 真人

【特許出願人】

【識別番号】

000005821

【氏名又は名称】 松下電器産業株式会社

【代理人】

【識別番号】

110000040

【氏名又は名称】

特許業務法人池内・佐藤アンドパートナーズ

【代表者】

池内 寛幸

【電話番号】

06-6135-6051

【手数料の表示】

【予納台帳番号】

139757

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】

0108331

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体装置の製造方法

【特許請求の範囲】

【請求項1】 半導体基板に不純物を導入するための不純物導入領域と前記 半導体基板に対するフォトマスクの位置を合わせるための位置合わせマーク領域 とに沿ってそれぞれ開口する絶縁膜パターンを前記半導体基板の上に形成する絶 縁膜パターン形成工程と、

前記位置合わせマーク領域が露出するように開口する第1感光性パターンを、 前記不純物導入領域を覆うように前記絶縁膜パターンの上に形成する第1感光性 パターン形成工程と、

前記絶縁膜パターンに形成された前記開口に沿って前記フォトマスクの位置を合わせるための段差を前記位置合わせマーク領域に沿って前記半導体基板に形成する段差形成工程と、

前記段差形成工程の後で、前記第1感光性パターンを除去する第1感光性パタ ーン除去工程と、

前記第1感光性パターン除去工程の後で、前記絶縁膜パターンに形成された前記開口を通って前記不純物導入領域に前記不純物を導入する不純物導入工程とを 包含することを特徴とする半導体装置の製造方法。

【請求項2】 前記絶縁膜パターン形成工程は、前記半導体基板の上に第1 絶縁膜と第2絶縁膜とをこの順番に形成する工程と、

前記不純物導入領域と前記位置合わせマーク領域とに沿って開口する第2感光 性パターンを前記第2絶縁膜の上に形成する工程と、

前記第2感光性パターンをマスクにして前記第2絶縁膜をエッチングすることによって前記絶縁膜パターンを形成する工程とを含んでいる、請求項1記載の半導体装置の製造方法。

【請求項3】 半導体基板に不純物を導入するための不純物導入領域と前記 半導体基板に対するフォトマスクの位置を合わせるための位置合わせマーク領域 とに沿ってそれぞれ開口する絶縁膜パターンを前記半導体基板の上に形成する絶 縁膜パターン形成工程と、 前記絶縁膜パターンに形成された前記開口を通って前記不純物導入領域に前記 不純物を導入する不純物導入工程と、

前記不純物導入工程の後で、前記位置合わせマーク領域が露出するように開口する第1感光性パターンを、前記不純物導入領域を覆うように前記絶縁膜パターンの上に形成する第1感光性パターン形成工程と、

前記第1感光性パターン形成工程の後で、前記絶縁膜パターンに形成された開口に沿って前記フォトマスクの位置を合わせるための段差を前記位置合わせマーク領域に沿って前記半導体基板に形成する段差形成工程と、

前記段差形成工程の後で、前記第1感光性パターンを除去する第1感光性パターン除去工程とを包含することを特徴とする半導体装置の製造方法。

【請求項4】 半導体基板に不純物を導入するための不純物導入領域と前記 半導体基板に対するフォトマスクの位置を合わせるための位置合わせマーク領域 とに沿ってそれぞれ開口する絶縁膜パターンを前記半導体基板に形成する絶縁膜 パターン形成工程と、

前記絶縁膜パターンに形成された前記開口に沿って前記フォトマスクの位置を合わせるための段差を、前記位置合わせマーク領域に沿って前記半導体基板を熱酸化することによって形成する段差形成工程と、

前記段差形成工程の後で、前記絶縁膜パターンに形成された前記開口を通って 前記不純物導入領域に前記不純物を導入する不純物導入工程とを包含することを 特徴とする半導体装置の製造方法。

【請求項5】 半導体基板の所定の領域に素子間分離フィールド酸化膜を形成する素子間分離フィールド酸化膜形成工程と、

前記半導体基板に不純物を導入するための不純物導入領域と前記半導体基板に対するフォトマスクの位置を合わせるための位置合わせマーク領域とに沿ってそれぞれ開口する絶縁膜パターンを前記半導体基板及び前記素子間分離フィールド酸化膜の上に形成する絶縁膜パターン形成工程と、

前記絶縁膜パターンに形成された前記開口に沿って前記フォトマスクの位置を合わせるための段差を、前記位置合わせマーク領域に沿って前記素子間分離フィールド酸化膜に形成する段差形成工程と、

前記絶縁膜パターンに形成された前記開口を通って前記不純物導入領域に前記不純物を導入する不純物導入工程とを包含することを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、フォトマスクの位置を合わせるための段差を半導体基板に形成する 工程と半導体基板の不純物導入領域に不純物を導入する工程とを含む半導体装置 の製造方法に関する。

$[0\ 0\ 0\ 2]$

【従来の技術】

シリコン基板上に回路パターンを転写するリソグラフィー工程は、シリコン基板上に感光性材料を塗布して乾燥する膜形成工程と、位置合わせマークに基づいて被重ね合わせ領域にフォトマスクを重ね合わせる工程と、このフォトマスクを介して上記感光性膜に光、電子線またはX銭を照射して露光させる工程と、露光後に不要な部分の感光性材料を除去する工程とを含んでおり、このようにして感光性材料パターンをシリコン基板上に形成する。このように、半導体装置を形成するときはフォトマスクを重ね合わせる工程が実施される。

[0003]

図11 (a) \sim 図11 (d) は、従来の半導体装置の製造方法を説明するための断面図である。まず図11 (a) に示すように、フォトマスクの位置合わせマーク領域8に対応する部分が開口した感光性パターン93を半導体基板6上に形成する。

$[0\ 0\ 0\ 4]$

そして図11(b)に示すように、フォトマスクの位置合わせマークを形成するために、感光性パターン93の開口に沿って位置合わせマーク領域8における 半導体基板6をエッチングして段差11を形成する。

[0005]

次に、洗浄等によって感光性パターン93を除去した後、図11(c)に示す

ように、不純物導入領域7に沿って開口する感光性パターン92を、位置合わせマーク領域8に形成された段差11を覆うように形成する。感光性パターン92を形成するためのフォトマスクの重ね合わせは、前述した感光性パターン93によって形成した位置合わせマークを基準として実施する。そして、感光性パターン92の開口を通って半導体基板6における不純物導入領域7へ不純物12をイオン注入等によって導入する。

[0006]

そして図11(d)に示すように、洗浄等によって感光性パターン92を除去し、不純物12が導入された不純物導入領域7と位置合わせマークのための段差11が形成された位置合わせマーク領域8とを得る。

$[0\ 0\ 0\ 7]$

【特許文献1】

特開平8-107064号公報

[0008]

【特許文献2】

特開平11-40495号公報

$[0\ 0\ 0\ 9]$

【発明が解決しようとする課題】

しかしながら前述した図11に示す従来の半導体装置の製造方法では、不純物 導入領域7に不純物12を導入するために感光性パターン92の形成に加えて、 フォトマスクの位置合わせマークの段差11を形成するための感光性パターン9 3を別途形成することが必要である。このため、製造工程が増加するという問題 がある。

$[0\ 0\ 1\ 0\]$

また、他の不純物を導入するための他の不純物導入領域およびゲート電極を形成するためのフォトマスクは、感光性パターン93によって形成した位置合わせマークの段差11を基準にして位置合わせされるので、感光性パターン93とは異なる感光性パターン92によって形成した不純物導入領域7との間に位置ずれが生じるおそれがある。このため、半導体装置の特性が劣化するという問題があ

る。

$[0\ 0\ 1\ 1]$

このような問題を解決するために特開平8-107064号には、同一の感光性材料によって不純物導入領域と位置合わせマークの段差とを形成する方法が開示されている。図 $12(a)\sim$ 図12(d)は、従来の半導体装置の他の製造方法を説明するための断面図である。

[0012]

まず図12(a)に示すように、フォトマスクの位置合わせマーク領域8に対応する部分と不純物導入領域7に対応する部分とが開口した感光性パターン83を半導体基板6上に形成する。そして図12(b)に示すように、感光性パターン83の開口に沿って位置合わせマーク領域8および不純物導入領域7における半導体基板6をエッチングして段差11および段差81をそれぞれ形成する。

$[0\ 0\ 1\ 3]$

次に図12(c)に示すように、感光性パターン83の開口を通って半導体基板6における不純物導入領域7および位置合わせマーク領域8へ不純物12をイオン注入等によって導入する。

[0014]

その後図12(d)に示すように、洗浄等によって感光性パターン83を除去し、不純物12が導入された不純物導入領域7と位置合わせマークのための段差11が形成された位置合わせマーク領域8とを得る。

$[0\ 0\ 1\ 5]$

しかしながらこの方法では、不純物導入領域7における半導体基板6もエッチングされるので、エッチング時のプラズマダメージによって半導体基板6に結晶 欠陥が生じる。このため、リーク電流が発生することによって半導体装置の特性 が劣化するという問題がある。

[0016]

また、ドライエッチングの直後に洗浄工程を実施することなく不純物 1 2 をイオン注入するので、エッチング時に生じたパーティクルの上からイオンが注入される。このため、半導体基板 6 に結晶欠陥が生じる。その結果、リーク電流が発

生することによって半導体装置の特性が劣化するという問題がある。

[0017]

さらに、エッチング時に生じた反応生成物がイオン注入時のマスクとなるので、 、形成された不純物領域が所望の濃度にならないおそれがあるという問題がある

[0018]

このような問題を解決するために、特開平11-40495号公報には、感光性パターンをシリコン基板上に形成し、形成された感光性パターンの感光性を加熱処理によって低下させ、感光性パターンによって形成された所定の領域の開口に不純物を導入し、感光性パターンの開口よりも大きな開口が形成された他の感光性パターンを形成し、エッチングによって位置合わせマークを形成する方法が開示されている。

[0019]

図13(a)~図13(d)、図14(a)および図14(b)は、従来の半導体装置のさらに他の製造方法を説明するための断面図である。

[0020]

まず図13(a)に示すように、フォトマスクの位置合わせマーク領域8に対応する部分と不純物導入領域7に対応する部分とが開口した感光性パターン83を半導体基板6上に形成する。

[0021]

そして、図13(b)に示すように、感光性パターン83の開口を通って半導体基板6における不純物導入領域7および位置合わせマーク領域8へ不純物12をイオン注入等によって導入する。

$[0\ 0\ 2\ 2\]$

次に図13(c)に示すように、感光性パターン83の感光性を低下させるために感光性パターン83を加熱処理する。その後、図13(d)に示すように、位置合わせマーク領域8において感光性パターン83の開口よりも大きい開口が形成された感光性パターン84を不純物導入領域7を覆うように感光性パターン83の上に形成する。

[0023]

そして図14(a)に示すように、位置合わせマーク領域8における感光性パターン83の開口に沿って半導体基板6をエッチングして位置合わせマークのための段差11を形成する。次に図14(b)に示すように、感光性パターン84 および感光性パターン83を洗浄等によって除去して、不純物12が導入された不純物導入領域7と位置合わせマークのための段差11が形成された位置合わせマーク領域8とを得る。

[0024]

しかしながら、この方法では、感光性パターン84が、位置ずれ、寸法規格はずれ等のパターン不良を起こすと、洗浄等によって感光性パターン84のみを除去することができないので、パターン再生をすることができないという問題がある。

[0025]

また、感光性パターン83と同一の材料によって構成される感光性パターン84を感光性パターン83の上に塗布すると、感光性パターン84が感光性パターン83とミキシングによって混合する結果、感光性パターン84が崩れてしまうおそれがあるという問題がある。

$[0\ 0\ 2\ 6]$

本発明の目的は、半導体装置の特性の劣化を招くことなく、共通の絶縁膜パターンに基づいて不純物導入領域と位置合わせマーク領域とを整合的に形成することができる半導体装置の製造方法を提供することにある。

[0027]

【課題を解決するための手段】

本発明に係る半導体装置の製造方法は、半導体基板に不純物を導入するための不純物導入領域と前記半導体基板に対するフォトマスクの位置を合わせるための位置合わせマーク領域とに沿ってそれぞれ開口する絶縁膜パターンを前記半導体基板に形成する絶縁膜パターン形成工程と、前記位置合わせマーク領域が露出するように開口する第1感光性パターンを、前記不純物導入領域を覆うように前記絶縁膜パターンの上に形成する第1感光性パターン形成工程と、前記絶縁膜パタ

ーンに形成された開口に沿って前記フォトマスクの位置を合わせるための段差を 前記位置合わせマーク領域に沿って前記半導体基板に形成する段差形成工程と、 前記段差形成工程の後で、前記第1感光性パターンを除去する第1感光性パター ン除去工程と、前記第1感光性パターン除去工程の後で、前記半導体基板の不純 物導入領域に沿って前記絶縁膜パターンに形成された開口を通って前記不純物導 入領域に前記不純物を導入する不純物導入工程とを包含することを特徴とする。

[0028]

本発明に係る他の半導体装置の製造方法は、半導体基板に不純物を導入するための不純物導入領域と前記半導体基板に対するフォトマスクの位置を合わせるための位置合わせマーク領域とに沿ってそれぞれ開口する絶縁膜パターンを前記半導体基板に形成する絶縁膜パターン形成工程と、前記半導体基板の不純物導入領域に沿って前記絶縁膜パターンに形成された開口を通って前記不純物導入領域に前記不純物を導入する不純物導入工程と、前記不純物導入工程の後で、前記位置合わせマーク領域が露出するように開口する第1感光性パターンを、前記不純物導入領域を覆うように前記絶縁膜パターンの上に形成する第1感光性パターン形成工程と、前記第1感光性パターン形成工程の後で、前記絶縁膜パターンに形成された開口に沿って前記フォトマスクの位置を合わせるための段差を前記位置合わせマーク領域に沿って前記半導体基板に形成する段差形成工程と、前記段差形成工程の後で、前記第1感光性パターンを除去する第1感光性パターン除去工程とを包含することを特徴とする。

[0029]

本発明に係るさらに他の半導体装置の製造方法は、半導体基板に不純物を導入するための不純物導入領域と前記半導体基板に対するフォトマスクの位置を合わせるための位置合わせマーク領域とに沿ってそれぞれ開口する絶縁膜パターンを前記半導体基板に形成する絶縁膜パターン形成工程と、前記絶縁膜パターンに形成された開口に沿って前記フォトマスクの位置を合わせるための段差を、前記位置合わせマーク領域に沿って前記半導体基板を熱酸化することによって形成する段差形成工程と、前記段差形成工程の後で、前記半導体基板の不純物導入領域に沿って前記絶縁膜パターンに形成された開口を通って前記不純物導入領域に前記

不純物を導入する不純物導入工程とを包含することを特徴とする。

[0030]

本発明に係るさらに他の半導体装置の製造方法は、半導体基板の上に第1絶縁膜を形成する第1絶縁膜形成工程と、前記半導体基板に不純物を導入するための不純物導入領域と前記半導体基板に対するフォトマスクの位置を合わせるための位置合わせマーク領域とに沿ってそれぞれ開口する絶縁膜パターンを前記第1絶縁膜の上に形成する絶縁膜パターン形成工程と、前記絶縁膜パターンに形成された開口に沿って前記フォトマスクの位置を合わせるための段差を、前記位置合わせマーク領域に沿って前記第1絶縁膜をエッチングすることによって形成する段差形成工程と、前記段差形成工程の後で、前記半導体基板の不純物導入領域に沿って前記絶縁膜パターンに形成された開口を通って前記不純物導入領域に前記不純物を導入する不純物導入工程とを包含することを特徴とする。

[0031]

本発明に係るさらに他の半導体装置の製造方法は、半導体基板に第1不純物を 導入するための第1不純物導入領域と前記半導体基板に第2不純物を導入するた めの第2不純物導入領域と前記半導体基板に対するフォトマスクの位置を合わせ るための位置合わせマーク領域とに沿ってそれぞれ開口する絶縁膜パターンを前 記半導体基板に形成する絶縁膜パターン形成工程と、前記位置合わせマーク領域 が露出するように開口する第1感光性パターンを、前記第1不純物導入領域およ び前記第2不純物導入領域を覆うように前記絶縁膜パターンの上に形成する第1 感光性パターン形成工程と、前記絶縁膜パターンに形成された開口に沿って前記 フォトマスクの位置を合わせるための段差を前記位置合わせマーク領域に沿って 前記半導体基板に形成する段差形成工程と、前記段差形成工程の後で、前記第1 感光性パターンを除去する第1感光性パターン除去工程と、前記第1感光性パタ ーン除去工程の後で、前記第1不純物導入領域が露出するように開口する第2感 光性パターンを、前記位置合わせマーク領域および前記第2不純物導入領域を覆 うように前記絶縁膜パターンの上に形成する第2感光性パターン形成工程と、前 記半導体基板の前記第1不純物導入領域に沿って前記絶縁膜パターンに形成され た開口を通って前記第1不純物導入領域に前記第1不純物を導入する第1不純物

導入工程と、前記第1不純物導入工程の後で、前記第2感光性パターンを除去する第2感光性パターン除去工程と、前記第2感光性パターン除去工程の後で、前記第2不純物導入領域が露出するように開口する第3感光性パターンを、前記位置合わせマーク領域および前記第1不純物導入領域を覆うように前記絶縁膜パターンの上に形成する第3感光性パターン形成工程と、前記半導体基板の第2不純物導入領域に沿って前記絶縁膜パターンに形成された開口を通って前記第2不純物導入領域に前記第2不純物を導入する第2不純物導入工程とを包含することを特徴とする。

[0032]

【発明の実施の形態】

実施の形態に係る半導体装置の製造方法においては、位置合わせマーク領域が露出するように開口する第1感光性パターンを、不純物導入領域を覆うように絶縁膜パターンの上に形成する第1感光性パターン形成工程と、絶縁膜パターンに形成された開口に沿ってフォトマスクの位置を合わせるための段差を位置合わせマーク領域に沿って半導体基板に形成する段差形成工程とを包含している。このため、第1感光性パターンによって覆われた不純物導入領域は、フォトマスクの位置を合わせるための段差を形成するためのエッチングが行われない。従って、不純物導入領域は、エッチングされない。その結果、半導体装置の特性の劣化を招くことなく、共通の絶縁膜パターンに基づいて不純物導入領域と位置合わせマーク領域とを整合的に形成することができる。

[0033]

この実施の形態では、前記半導体基板の上に第1絶縁膜と第2絶縁膜とをこの順番に形成する工程と、前記不純物導入領域と前記位置合わせマーク領域とに沿って開口する第2感光性パターンを前記第2絶縁膜の上に形成する工程とをさらに包含しており、前記絶縁膜パターン形成工程は、前記第2感光性パターンをマスクにして前記第2絶縁膜をエッチングすることによって前記絶縁膜パターンを形成することが好ましい。

[0034]

前記絶縁膜パターン形成工程の後であって前記第1感光性パターン形成工程の

前に、前記第2感光性パターンを除去する工程をさらに包含することが好ましい。

[0035]

前記位置合わせマーク領域が露出するように形成された前記第1感光性パターンの開口は、前記位置合わせマーク領域に沿って形成された前記絶縁膜パターンの開口よりも大きくなっていることが好ましい。

[0036]

前記段差形成工程は、ウェットエッチングによって前記段差を形成することが 好ましい。

[0037]

前記段差形成工程によって形成される前記段差の深さは、80ナノメートル以上120ナノメートル以下になっていることが好ましい。

[0038]

前記段差形成工程によって形成される前記段差の深さは、100ナノメートル になっていることが好ましい。

[0039]

前記絶縁膜パターン形成工程の前に、前記半導体基板の上に第1絶縁膜と第2 絶縁膜とをこの順番に形成する工程と、前記第1感光性パターン除去工程の後で 、前記半導体基板における前記不純物導入領域が露出するように前記第1絶縁膜 を除去する第1絶縁膜除去工程とをさらに包含することが好ましい。

[0040]

前記第1絶縁膜除去工程は、ウェットエッチングによって前記第1絶縁膜を除去することが好ましい。

[0041]

前記不純物導入工程は、イオン注入によってボロンを前記不純物導入領域に導入することが好ましい。

$[0\ 0\ 4\ 2]$

前記不純物導入工程の後で、前記絶縁膜パターンをエッチングによって除去する工程をさらに包含することが好ましい。

1

[0043]

前記第1感光性パターン除去工程の後で、前記不純物が導入される前記半導体 基板の表面を保護するための熱酸化膜を形成する工程をさらに包含し、前記不純 物導入工程は、前記熱酸化膜の上から前記不純物を導入することが好ましい。

[0044]

前記熱酸化膜の膜厚は、5ナノメータ以上20ナノメータ以下であることが好ましい。

[0045]

他の実施の形態に係る半導体装置の製造方法においては、不純物導入工程の後で、位置合わせマーク領域が露出するように開口する第1感光性パターンを、不純物導入領域を覆うように絶縁膜パターンの上に形成する第1感光性パターン形成工程と、第1感光性パターン形成工程の後で、絶縁膜パターンに形成された開口に沿ってフォトマスクの位置を合わせるための段差を位置合わせマーク領域に沿って半導体基板に形成する段差形成工程とを包含している。このため、第1感光性パターンによって覆われた不純物導入領域は、フォトマスクの位置を合わせるための段差を形成するためのエッチングが行われない。従って、不純物導入領域は、エッチングされない。その結果、半導体装置の特性の劣化を招くことなく、共通の絶縁膜パターンに基づいて不純物導入領域と位置合わせマーク領域とを整合的に形成することができる。

[0046]

他の実施の形態では、前記半導体基板の上に第1絶縁膜を10ナノメータ以上50ナノメータ以下の厚みに形成し、前記第1絶縁膜の上に第2絶縁膜を100ナノメータ以上200ナノメータ以下に形成する工程と、前記不純物導入領域と前記位置合わせマーク領域とに沿って開口する第2感光性パターンを前記第2絶縁膜の上に約3.0ミクロンの厚みに形成する工程とをさらに包含しており、前記不純物導入工程は、前記不純物導入領域に沿って前記第2感光性パターンに形成された開口および前記絶縁膜パターンに形成された開口を通って前記不純物を導入することが好ましい。

[0047]

前記不純物導入工程の後であって前記第1感光性パターン形成工程の前に、前 記第2感光性パターンを除去する工程をさらに包含することが好ましい。

[0048]

前記不純物導入工程は、約900キロエレクトロンボルト(keV)の加速エネルギーによってボロンを前記不純物導入領域にイオン注入することが好ましい

[0049]

前記段差形成工程によって形成される前記段差の深さは、80ナノメートル以上120ナノメートル以下になっていることが好ましい。

[0050]

前記段差形成工程によって形成される前記段差の深さは、100ナノメートル になっていることが好ましい。

$[0\ 0\ 5\ 1]$

さらに他の実施の形態に係る半導体装置の製造方法においては、絶縁膜パターンに形成された開口に沿ってフォトマスクの位置を合わせるための段差を、位置合わせマーク領域に沿って半導体基板を熱酸化することによって形成する段差形成工程と、段差形成工程の後で、半導体基板の不純物導入領域に沿って絶縁膜パターンに形成された開口を通って不純物導入領域に不純物を導入する不純物導入工程とを包含している。このため、半導体装置の特性の劣化を招くことなく、共通の絶縁膜パターンに基づいて不純物導入領域と位置合わせマーク領域とを整合的に形成することができる。

[0052]

さらに他の実施の形態では、前記段差形成工程は、前記半導体基板の表面を熱酸化して熱酸化膜を形成することが好ましい。

[0053]

前記段差形成工程によって形成される前記段差は、前記熱酸化膜と前記半導体 基板との間の界面が前記熱酸化膜の厚みの約55%沈むことによって形成される ことが好ましい。

[0054]

前記熱酸化膜の厚みは約50ナノメータであり、前記段差の深さは約30ナノ メータであることが好ましい。

[0055]

さらに他の実施の形態に係る半導体装置の製造方法においては、絶縁膜パターンに形成された開口に沿ってフォトマスクの位置を合わせるための段差を、位置合わせマーク領域に沿って第1絶縁膜をエッチングすることによって形成する段差形成工程と、段差形成工程の後で、半導体基板の不純物導入領域に沿って絶縁膜パターンに形成された開口を通って不純物導入領域に不純物を導入する不純物導入工程とを包含している。このため、半導体装置の特性の劣化を招くことなく、共通の絶縁膜パターンに基づいて不純物導入領域と位置合わせマーク領域とを整合的に形成することができる。

[0056]

さらに他の実施の形態では、前記第1絶縁膜形成工程によって形成される前記第1絶縁膜は、前記不純物導入領域において10ナノメータ以上50ナノメータ以下の厚みに形成され、前記位置合わせマーク領域において300ナノメータ以上500ナノメータ以下の厚みに形成されることが好ましい。

$[0\ 0\ 5\ 7]$

前記段差形成工程は、前記不純物導入領域において形成された第1絶縁膜をエッチングすることによって除去する工程を含んでいることが好ましい。

[0058]

前記段差形成工程によって前記位置合わせマーク領域に形成された前記段差の 深さは、少なくとも50ナノメータ以上であることが好ましい。

[0059]

前記段差形成工程の後であって前記不純物導入工程の前に、前記不純物導入領域を覆うように熱酸化膜を形成する工程をさらに包含することが好ましい。

[0060]

前記熱酸化膜の膜厚は、5ナノメータ以上20ナノメータ以下であることが好ましい。

[0061]

さらに他の実施の形態に係る半導体装置の製造方法においては、前記位置合わせマーク領域が露出するように開口する第1感光性パターンを、前記第1不純物導入領域および前記第2不純物導入領域を覆うように前記絶縁膜パターンの上に形成する第1感光性パターン形成工程と、前記絶縁膜パターンに形成された開口に沿って前記フォトマスクの位置を合わせるための段差を前記位置合わせマーク領域に沿って前記半導体基板に形成する段差形成工程とを包含している。このため、第1感光性パターンによって覆われた第1不純物導入領域および第2不純物導入領域は、フォトマスクの位置を合わせるための段差を形成するためのエッチングが行われない。従って、第1不純物導入領域および第2不純物導入領域は、エッチングされない。その結果、半導体装置の特性の劣化を招くことなく、共通の絶縁膜パターンに基づいて第1不純物導入領域および第2不純物導入領域と位置合わせマーク領域とを整合的に形成することができる。

[0062]

以下、図面を参照して本発明の実施の形態を説明する。

[0063]

(実施の形態1)

図1 (a) ~図1 (d) および図2 (a) ~図2 (e) は、実施の形態1に係る半導体装置の製造方法を説明するための断面図である。

$[0\ 0\ 6\ 4]$

図1 (a) を参照すると、まず、半導体基板6の上に第1絶縁膜4と第2絶縁膜5とをこの順番に形成する。半導体基板6は、例えばシリコン基板によって構成されている。第1絶縁膜4は、例えば熱酸化膜によって構成されている。第2絶縁膜5は、例えばシリコン窒化膜によって構成されている。これらの熱酸化膜およびシリコン窒化膜は、例えば素子間フィールド酸化膜を形成する際の酸化膜とシリコン窒化膜とを使用する。熱酸化膜によって構成される第1絶縁膜4の膜厚は、約10ナノメータ(nm)以上約50ナノメータ以下である。シリコン窒化膜によって構成される第2絶縁膜5は、減圧CVD法によって形成されており、その膜厚は約100ナノメータ以上約200ナノメータ以下である。

[0065]

そして、第2絶縁膜5の上に感光性材料を塗布した後、不純物導入領域7と位置合わせマーク領域8とに沿って感光性材料を除去して感光性パターン3を形成する。

[0066]

図1(b)を参照すると、次に、感光性パターン3をマスクとして第2絶縁膜5をエッチング除去して絶縁膜パターン1を形成する。このエッチングは、ドライエッチングが好ましい。例えばCHF3ガスによってドライエッチングする。第2絶縁膜5のエッチング速度が第1絶縁膜4のエッチング速度に対して選択比が十分得られるような条件によって第2絶縁膜5をエッチングする。

[0067]

図1 (c)を参照すると、感光性パターン3を洗浄等によって除去する。そして、絶縁膜パターン1の上に感光性材料を塗布した後、位置合わせマーク領域8に対応する部分の感光性材料を除去して、不純物導入領域7を覆うように感光性パターン2を形成する。位置合わせマーク領域8における感光性パターン2の開口は、絶縁膜パターン1の開口と同じ大きさに形成することが好ましい。しかしながら、両開口を同じ大きさに形成することは困難であるため、感光性パターン2の開口は、絶縁膜パターン1の開口よりも大きくなるように形成する。

[0068]

図1 (d) を参照すると、絶縁膜パターン1をマスクとしてフッ酸によるウェットエッチングによって第1絶縁膜4をエッチング除去する。ドライエッチングによって第1絶縁膜4をエッチング除去してもよい。

[0069]

図2 (a) を参照すると、絶縁膜パターン1をマスクとして塩素系ガスによるドライエッチングによって半導体基板6を掘り下げ、位置合わせマークのための段差11を形成する。不純物導入領域7は感光性パターン2によって覆われているため、ドライエッチングによって段差は形成されない。

[0070]

一般に波長633ナノメータのヘリウム(He)ーネオン(Ne)レーザを光源とするLSA(Laser Search Alighnment)センサに

よって、位置合わせマークに基づいたフォトマスクの位置合わせが行われる。LSAは、位置合わせマークのための段差11によって反射された回折光を検出する。回折光の信号強度は、シリコン段差、膜厚、屈折率等の干渉条件に依存する。シリコン段差によって回折光が干渉し、位相差によって信号強度が振幅を持つため、位置合わせマークのための段差11によって反射された回折光の信号強度が弱いと、フォトマスクの位置合わせをすることができない。

[0071]

図3は、実施の形態1に係る半導体装置の製造方法において形成される位置合わせマークのための段差と回折効率との間の関係をシミュレーションした結果を示すグラフである。横軸は半導体基板6に形成された位置合わせマークのための段差11の深さを示しており、縦軸は段差11によって反射された回折光の回折効率を示している。

[0072]

段差が100ナノメータ(nm)のときに、回折効率は最初のピークを示している。以降、200ナノメータの周期によって回折効率はピークを示している。従って、回折効率は、100ナノメータ、300ナノメータ、500ナノメータというように、100ナノメータから200ナノメータ周期でピークを有している。このうちで最も大きい回折効率を得ることができるのは、段差が100ナノメータのときである。段差が200ナノメータ、400ナノメータ、・・・、というように、200ナノメータから200ナノメータ周期の段差では、回折光が弱めあうため、強い信号強度が得られない。特に、段差が200ナノメータのときは、LSAセンサによる位置合わせに必要な回折効率2%を得ることができないために、フォトマスクの位置合わせをすることができない。

[0073]

シリコンエッチング時のばらつきを±20%考慮すれば、位置合わせマークの ための段差11の深さは、80ナノメータ以上120ナノメータ以下であること が好ましく、100ナノメータであることが最も好ましい。

[0074]

図2(b)を参照すると、感光性パターン2を洗浄等によって除去した後、絶

縁膜パターン1をマスクとして不純物導入領域7における第1絶縁膜4をエッチング除去する。このエッチング処理は、ウェットエッチングを使用する。ドライエッチングによって第1絶縁膜4を除去すると、エッチング時のプラズマダメージによって半導体基板6に結晶欠陥が生じ、リーク電流の発生により半導体装置の特性が劣化するからである。

[0075]

図2 (c) を参照すると、熱酸化によって、不純物導入領域7および位置合わせマーク領域8を覆うように熱酸化膜13を約5ナノメータ以上約20ナノメータ以下の膜厚に形成する。

[0076]

図2(d)を参照すると、不純物導入領域7および位置合わせマーク領域8へ 絶縁膜パターン1の開口を通って熱酸化膜13の上から不純物12をイオン注入等によって導入する。導入される不純物12は、例えばボロン(B)、BF2、砒素(As)、リン(P)またはSbである。このときのイオン注入阻止能は、第1絶縁膜4の膜厚と第2絶縁膜5の膜厚との和によって決定される。実施の形態1では、素子間分離フィールド酸化膜を形成する際の熱酸化膜を第1絶縁膜4に使用しており、シリコン窒化膜を第2絶縁膜5に使用しているので、例えば、熱酸化膜の膜厚を50ナノメータとし、シリコン窒化膜の膜厚を160ナノメータとすると、ボロンイオンを注入する時の加速エネルギーは35キロエレクトロンボルト(keV)まで阻止可能である。

[0077]

第1絶縁膜4の膜厚と第2絶縁膜5の膜厚とを厚くすればするほど、イオン注入阻止能は向上する。例えば、第2絶縁膜5を構成するシリコン窒化膜の膜厚を約1000ナノメータにすると、ボロンイオンを注入する時の加速エネルギーは350キロエレクトロンボルト(keV)まで阻止可能になり、砒素イオンを注入する時の加速エネルギーは1500キロエレクトロンボルト(keV)まで阻止可能になる。

[0078]

図2 (e)を参照すると、絶縁膜パターン1をエッチングによって除去する。 このエッチングは、ドライエッチングであってもよく、ウェットエッチングであってもよい。ウェットエッチングでは、リン酸によるエッチングを採用することができる。半導体基板6は熱酸化膜13によって覆われているので、半導体基板6はリン酸によってエッチングされることはない。

[0079]

そして、第1絶縁膜4をエッチングによって除去する。このエッチングはウェットエッチングが好ましい。ウェットエッチングには、フッ酸を使用することができる。このようにして、所望の不純物導入領域7およびフォトマスクの位置合わせマークのためのシリコン段差11を得ることができる。

[0080]

このように、不純物導入領域7およびフォトマスクの位置合わせマークのためのシリコン段差11を同一の絶縁膜パターン1に基づいて形成することができる。これにより、不純物導入領域と位置合わせマークとは自己整合的に形成される。このため、以降の工程における他の不純物導入領域の形成やゲート電極の形成のときのフォトマスクの位置合わせは、位置合わせマークを介して不純物導入領域7を直接基準として行うことができる。従って、重ね合わせ精度が向上する。その結果、半導体装置の特性を安定化することができる。

[0081]

特に固体撮像装置においては、転送チャネル領域、フォトダイオード領域および分離領域等がフォトマスクによる不純物導入工程によって形成されるため、不純物導入領域の相対位置が変化すると、固体撮像装置の特性が劣化する。このため、フォトマスクの重ね合わせ工程では、転送チャネル領域、フォトダイオード領域および分離領域を被重ね合わせ領域として他の重ねあわせを行わなければならない。

[0082]

この点は、バイポーラトランジスタにおいても同様である。バイポーラトランジスタは、フォトマスクの重ね合わせ工程と不純物導入工程とによって形成されたベース領域の中にエミッタ領域を形成しなければならない。この場合、ベース

領域に対するエミッタ領域の相対位置が変化すると、バイポーラトランジスタの 特性が劣化する。

[0083]

従って、前述した固体撮像装置およびバイポーラトランジスタのように、互い に異なる不純物領域同士の重ね合わせ精度が重要な半導体装置に対して実施の形 態1は特に有用である。

[0084]

実施の形態1では、位置合わせマークのためのシリコン段差が80ナノメータ以上120ナノメータ以下に形成される。波長633ナノメータのHe-Neレーザを光源とするLSAセンサを用いる場合、前述したようにシリコン段差が100ナノメータのときに最も大きな回折効率が得られる。シリコン段差を形成するためのエッチングにおけるばらつきを考慮しても、シリコン段差が80ナノメータ以上120ナノメータ以下に形成されていれば、十分高い回折効率を得ることができる。このため、安定してフォトマスクの位置を合わせることができる。

[0085]

実施の形態1では、第1絶縁膜4が熱酸化膜によって形成され、第2絶縁膜5がシリコン窒化膜によって形成される例を示した。しかし、本発明はこれに限定されない。第1絶縁膜4のエッチング速度が第2絶縁膜5のエッチング速度よりも小さくなるような材料によって、第1絶縁膜4および第2絶縁膜5をそれぞれ形成すればよい。

[0086]

また実施の形態1では、第1絶縁膜4をウェットエッチングによって除去した後にシリコン基板をドライエッチングして位置合わせマークのための段差11を 形成する例を示したが、本発明はこれに限定されない。第1絶縁膜4の除去と段差11の形成とをドライエッチングによって同時に行ってもよい。

[0087]

さらに実施の形態1では、熱酸化膜13の上からイオン注入によって不純物導入領域7に不純物12を導入する例を示したが、熱酸化膜13を形成することなく、半導体基板6の上から直接イオンを注入して不純物導入領域7に不純物12

を導入してもよい。

[0088]

(実施の形態2)

図4(a)~図4(d)および図5(a)~図5(d)は、実施の形態2に係る半導体装置の製造方法を説明するための断面図である。図4(a)および図4(b)に示す工程は、実施の形態1において図1(a)および図1(b)を参照して前述した工程と同一である。

[0089]

図4 (a)を参照すると、まず、半導体基板6の上に第1絶縁膜4と第2絶縁膜5とをこの順番に形成する。半導体基板6は、シリコン基板によって構成されている。第1絶縁膜4は、例えば熱酸化膜によって構成されている。第2絶縁膜5は、例えばシリコン窒化膜によって構成されている。これらの熱酸化膜およびシリコン窒化膜は、例えば素子間フィールド酸化膜を形成する際の酸化膜とシリコン窒化膜とを使用する。熱酸化膜によって構成される第1絶縁膜4の膜厚は、約10ナノメータ(nm)以上約50ナノメータ以下である。シリコン窒化膜によって構成される第2絶縁膜5は、減圧CVD法によって形成されており、その膜厚は約100ナノメータ以上約200ナノメータ以下である。

[0090]

そして、第2絶縁膜5の上に感光性材料を塗布した後、不純物導入領域7と位置合わせマーク領域8とに沿って感光性材料を除去して感光性パターン3を形成する。

$[0\ 0\ 9\ 1]$

図4 (b) を参照すると、次に、感光性パターン3をマスクとして第2絶縁膜5をエッチング除去して絶縁膜パターン1を形成する。このエッチングは、ドライエッチングが好ましい。例えばCHF3ガスによってドライエッチングする。第2絶縁膜5のエッチング速度が第1絶縁膜4のエッチング速度に対して選択比が十分得られるような条件によって第2絶縁膜5をエッチングする。

[0092]

図4 (c)を参照すると、不純物導入領域7および位置合わせマーク領域8へ

感光性パターン3の開口および絶縁膜パターン1の開口を通って第1絶縁膜4の上から不純物12をイオン注入等によって導入する。導入される不純物12は、例えばボロン(B)、 BF_2 、砒素(As)、リン(P) またはSbである。このときのイオン注入阻止能は、第1絶縁膜4の膜厚と第2絶縁膜5の膜厚と感光性パターン3の膜厚との和によって決定される。

[0093]

感光性材料の粘度と感光性材料を塗布するときの回転数によって決定される感光性パターン3の膜厚は、熱酸化によって形成する第1絶縁膜4の膜厚および減圧CVD法によって形成する第2絶縁膜5の膜厚よりも劇的に厚く形成することができる。このため、イオン注入阻止能が飛躍的に向上する。例えば感光性パターン3の膜厚が約3.0ミクロン(μm)であると、ボロンイオンを注入する時の加速エネルギーが約900キロエレクトロンボルト(keV)までの高エネルギーを有するイオン注入による深い拡散層の形成が可能であり、砒素(As)イオンを注入する時の加速エネルギーが約2200キロエレクトロンボルト(keV)までの高エネルギーを有するイオン注入による深い拡散層の形成が可能である。

[0094]

次に、図4 (d)を参照すると、感光性パターン3を洗浄等によって除去する。そして、絶縁膜パターン1の上に感光性材料を塗布した後、位置合わせマーク領域8に対応する部分の感光性材料を除去して、不純物導入領域7を覆うように感光性パターン2を形成する。位置合わせマーク領域8における感光性パターン2の開口は、絶縁膜パターン1の開口と同じ大きさに形成することが好ましい。しかしながら、両開口を同じ大きさに形成することは困難であるため、感光性パターン2の開口は、絶縁膜パターン1の開口よりも大きくなるように形成する。

[0095]

そして、図5 (a)を参照すると、絶縁膜パターン1をマスクとしてフッ酸によるウェットエッチングによって第1絶縁膜4をエッチング除去する。ドライエッチングによって第1絶縁膜4をエッチング除去してもよい。

[0096]

その後、図5 (b)を参照すると、絶縁膜パターン1をマスクとして塩素系ガスによるドライエッチングによって半導体基板6を掘り下げ、位置合わせマークのための段差11を形成する。不純物導入領域7は感光性パターン2によって覆われているため、ドライエッチングによる段差は形成されない。

[0097]

シリコンエッチング時のばらつきを±20%考慮すれば、位置合わせマークの ための段差11の深さは、80ナノメータ以上120ナノメータ以下であること が好ましく、100ナノメータであることが最も好ましい。

[0098]

図5 (c)を参照すると、熱酸化によって、不純物導入領域7および位置合わせマーク領域8を覆うように熱酸化膜13を約5ナノメータ以上約20ナノメータ以下の膜厚に形成する。

[0099]

図5 (d)を参照すると、絶縁膜パターン1をエッチングによって除去する。 このエッチングは、ドライエッチングであってもよく、ウェットエッチングであってもよい。ウェットエッチングでは、リン酸によるエッチングを採用することができる。半導体基板6は熱酸化膜13によって覆われているので、半導体基板6はリン酸によってエッチングされることはない。

[0100]

そして、第1絶縁膜4をエッチングによって除去する。このエッチングはウェットエッチングが好ましい。ウェットエッチングには、フッ酸を使用することができる。このようにして、所望の不純物導入領域7およびフォトマスクの位置合わせマークのためのシリコン段差11を得ることができる。

[0101]

このように、不純物導入領域7およびフォトマスクの位置合わせマークのためのシリコン段差11を同一の絶縁膜パターン1に基づいて形成することができる

$[0\ 1\ 0\ 2]$

実施の形態2においては不純物導入領域の形成において、第1絶縁膜4の膜厚

と第2絶縁膜5の膜厚とに加えて、感光性パターン3の膜厚をイオン注入の阻止 膜厚として使用することができる。このため、使用することができる加速エネル ギーの幅が広がるので、より高いエネルギーを有するイオンを注入することがで きる。その結果、より深い不純物導入領域を形成することができる。

[0103]

このとき、より高いエネルギーを有するイオンを注入された不純物導入領域と 位置合わせマークとは自己整合的に形成される。このため、以降の工程における 他の不純物導入領域の形成とゲート電極を形成するときのフォトマスクの位置合 わせとは、不純物導入領域7を直接基準として行うことができる。従って、重ね 合わせ精度が向上する。その結果、半導体装置の特性を安定化することができる

[0104]

実施の形態2では、前述した実施の形態1と同様に、位置合わせマークのためのシリコン段差が80ナノメータ以上120ナノメータ以下に形成される。波長633ナノメータのHe-Neレーザを光源とするLSAセンサを用いる場合、前述したようにシリコン段差が100ナノメータのときに最も大きな回折効率が得られる。シリコン段差を形成するためのエッチングにおけるばらつきを考慮しても、シリコン段差が80ナノメータ以上120ナノメータ以下に形成されていれば、十分高い回折効率を得ることができる。このため、安定してフォトマスクの位置を合わせることができる。

[0105]

また実施の形態2では、前述した実施の形態1と同様に、第1絶縁膜4が熱酸化膜によって形成され、第2絶縁膜5がシリコン窒化膜によって形成される例を示した。しかし、本発明はこれに限定されない。第1絶縁膜4のエッチング速度が第2絶縁膜5のエッチング速度よりも小さくなるような材料によって、第1絶縁膜4および第2絶縁膜5をそれぞれ形成すればよい。

[0106]

さらに実施の形態2では、前述した実施の形態1と同様に、第1絶縁膜4をウェットエッチングによって除去した後にシリコン基板をドライエッチングして位

置合わせマークのための段差11を形成する例を示したが、本発明はこれに限定されない。第1絶縁膜4の除去と段差11の形成とをドライエッチングによって同時に行ってもよい。

[0107]

さらに実施の形態1では、前述した実施の形態1と同様に、熱酸化膜13の上からイオン注入によって不純物導入領域7に不純物12を導入する例を示したが、熱酸化膜13を形成することなく、半導体基板6の上から直接イオンを注入して不純物導入領域7に不純物12を導入してもよい。

[0108]

(実施の形態3)


図 6 (a) \sim 図 6 (f) は、実施の形態 3 に係る半導体装置の製造方法を説明するための断面図である。図 6 (a) および図 6 (b) に示す工程は、実施の形態 1 において図 1 (a) および図 1 (b) を参照して前述した工程と同一である。従って、その説明は省略する。

[0109]

図6 (c)を参照すると、感光性パターン3を洗浄等によって除去した後、絶縁膜パターン1をマスクとして位置合わせマーク領域8および不純物導入領域7における第1絶縁膜4をエッチング除去する。このエッチング処理は、ウェットエッチングを使用する。ドライエッチングによって第1絶縁膜4を除去すると、エッチング時のプラズマダメージによって半導体基板6に結晶欠陥が生じ、リーク電流の発生により半導体装置の特性が劣化するからである。ウェットエッチングの場合、フッ酸によるエッチングを採用することができる。

[0110]

図6 (d) を参照すると、熱酸化によって、不純物導入領域7および位置合わせマーク領域8を覆うように熱酸化膜13を形成する。半導体基板6は酸化され、半導体基板6と熱酸化膜13との間の界面は、半導体基板6の表面よりも掘り下げられる。このときに生じる段差11Cをフォトマスクの位置合わせマークとして用いる。半導体基板6と熱酸化膜13との間の界面は、酸化膜13の膜厚の約55%沈む。熱酸化膜13の膜厚が50ナノメータのとき、段差11Cの深さ



[0111]

フォトマスクの位置合わせは、波長633ナノメータのHe-Neレーザを光源とするLIA(Laser Interference Alighment) センサによって行われる。回折光のビート信号と基準信号との間の位相差を検出することによりLIAセンサはフォトマスクの位置合わせを行っており、段差11Cの深さが約30ナノメータあればLIAセンサによって十分位相差を検出することができる。

[0112]

図6(e)を参照すると、不純物導入領域7および位置合わせマーク領域8へ 絶縁膜パターン1の開口を通って熱酸化膜13の上から不純物12をイオン注入 等によって導入する。導入される不純物12は、例えばボロン(B)、BF2、 砒素(As)、リン(P)またはSbである。このときのイオン注入阻止能は、 第1 絶縁膜4の膜厚と第2 絶縁膜5の膜厚との和によって決定される。

[0113]

図6 (f)を参照すると、絶縁膜パターン1をエッチングによって除去する。 このエッチングは、ドライエッチングであってもよく、ウェットエッチングであってもよい。ウェットエッチングでは、リン酸によるエッチングを採用することができる。半導体基板6は熱酸化膜13によって覆われているので、半導体基板6はリン酸によってエッチングされることはない。

[0114]

そして、第1絶縁膜4をエッチングによって除去する。このエッチングはウェットエッチングが好ましい。ウェットエッチングには、フッ酸を使用することができる。このようにして、所望の不純物導入領域7およびフォトマスクの位置合わせマークのためのシリコン段差11を得ることができる。

[0115]

このように、不純物導入領域7および熱酸化によるシリコン段差11を同一の 絶縁膜パターン1に基づいて形成することができる。これにより、不純物導入領 域と位置合わせマークとは自己整合的に形成される。このため、以降の工程にお ける他の不純物導入領域の形成とゲート電極を形成するときのフォトマスクの位置合わせとは、不純物導入領域7を直接基準として行うことができる。従って、 重ね合わせ精度が向上する。その結果、半導体装置の特性を安定化することができる。

[0116]

実施の形態3では、第1絶縁膜4が熱酸化膜によって形成され、第2絶縁膜5がシリコン窒化膜によって形成される例を示した。しかし、本発明はこれに限定されない。第1絶縁膜4のエッチング速度が第2絶縁膜5のエッチング速度よりも小さくなるような材料によって、第1絶縁膜4および第2絶縁膜5をそれぞれ形成すればよい。

[0117]

[0118]

以上のように実施の形態3によれば、絶縁膜パターン1に形成された開口に沿ってフォトマスクの位置を合わせるための段差11Cを、位置合わせマーク領域8に沿って半導体基板6を熱酸化することによって形成する段差形成工程と、段差形成工程の後で、半導体基板6の不純物導入領域7に沿って絶縁膜パターン1に形成された開口を通って不純物導入領域7に不純物12を導入する不純物導入工程とを包含している。このため、半導体装置の特性の劣化を招くことなく、共通の絶縁膜パターンに基づいて不純物導入領域と位置合わせマーク領域とを整合的に形成することができる。

[0119]

(実施の形態4)

図7(a)~図7(d)および図8(a)~図8(d)は、実施の形態4に係る半導体装置の製造方法を説明するための断面図である。

[0120]

図7(a)を参照すると、まず、半導体基板6の上に第1絶縁膜4Dと第2絶縁膜5とを形成する。第1絶縁膜4Dは、例えば熱酸化膜によって構成されている。第2絶縁膜5は、例えばシリコン窒化膜によって構成されている。これらの熱酸化膜およびシリコン窒化膜は、例えば素子間フィールド酸化膜を形成する際の絶縁膜(酸化膜とシリコン窒化膜)を使用する。熱酸化膜によって構成される第1絶縁膜4Dの膜厚は、不純物導入領域7において約10ナノメータ(nm)以上約50ナノメータ以下であり、位置合わせマーク領域8においては約300ナノメータ以上約500ナノメータ以下である。

[0121]

シリコン窒化膜によって構成される第2絶縁膜5は、減圧CVD法によって形成されており、その膜厚は約100ナノメータ以上約200ナノメータ以下である。

$[0 \ 1 \ 2 \ 2]$

図7 (b)を参照すると、第2絶縁膜5をエッチングによって除去する。このエッチングは、ウェットエッチングが好ましく、例えばリン酸によるエッチングを採用することができる。そして、シリコン窒化膜によって構成される第3絶縁膜14を減圧CVD法によって第1絶縁膜4Dの上に約100ナノメータ以上約200ナノメータ以下の厚みに形成する。

[0123]

図7 (c)を参照すると、第3絶縁膜14の上に感光性材料を塗布した後、不純物導入領域7と位置合わせマーク領域8とに対応する部分が開口した感光性パターン2を形成する。

[0124]

図7 (d) を参照すると、感光性パターン2をマスクとして第3絶縁膜14を エッチング除去して絶縁膜パターン1を形成する。このエッチングは、ドライエ ッチングが好ましい。例えばCHF3ガスによってドライエッチングする。第2 絶縁膜5のエッチング速度が第1絶縁膜4のエッチング速度に対して選択比が十分得られるような条件によって第2絶縁膜5をエッチングする。

[0125]

図8 (a)を参照すると、感光性パターン2を洗浄等によって除去する。そして、絶縁膜パターン1をマスクとして第1絶縁膜4Dをエッチングして、位置合わせマークのための段差11Dを形成する。このエッチングは、ウェットエッチングが好ましく、例えばフッ酸によるエッチングを採用することができる。このエッチング量は、不純物領域7における第1絶縁膜4Dを十分除去することができるように設定し、かつ位置合わせマーク領域8における段差11Dの深さが少なくとも50ナノメータに形成されるように設定する。

$[0\ 1\ 2\ 6]$

波長633ナノメータのヘリウム(He)ーネオン(Ne)レーザを光源とするLSAセンサによって、位置合わせマークに基づいたフォトマスクの位置合わせが行われる。LSAセンサでは、段差11Dの深さが少なくとも50ナノメータであれば、フォトマスクの位置合わせマークとして十分使用可能である。

[0 1 2 7]

図8(b)を参照すると、熱酸化によって、不純物導入領域7および位置合わせマーク領域8を覆うように熱酸化膜13を約5ナノメータ以上約20ナノメータ以下の膜厚に形成する。

[0128]

図8(c)を参照すると、不純物導入領域 7 および位置合わせマーク領域 8 へ 絶縁膜パターン 1 の開口を通って熱酸化膜 1 3 の上から不純物 1 2 をイオン注入 等によって導入する。導入される不純物 1 2 は、例えばボロン(B)、BF₂、 砒素(As)、リン(P)または S b である。このときのイオン注入阻止能は、 第 1 絶縁膜 4 D の膜厚と第 2 絶縁膜 5 の膜厚との和によって決定される。

[0129]

図8(d)を参照すると、絶縁膜パターン1をエッチングによって除去する。 このエッチングは、ドライエッチングであってもよく、ウェットエッチングであってもよい。ウェットエッチングでは、リン酸によるエッチングを採用すること ができる。半導体基板6は熱酸化膜13によって覆われているので、半導体基板6はリン酸によってエッチングされることはない。

[0130]

このようにして、所望の不純物導入領域7およびフォトマスクの位置合わせマークのためのシリコン段差11Dを得ることができる。

[0131]

このように、不純物導入領域 7 およびフォトマスクの位置合わせマークのための酸化膜段差 1 1 Dを同一の絶縁膜パターン 1 に基づいて形成することができる。これにより、不純物導入領域と位置合わせマークとは自己整合的に形成される。このため、以降の工程における他の不純物導入領域の形成とゲート電極を形成するときのフォトマスクの位置合わせとは、不純物導入領域 7 を直接基準として行うことができる。従って、重ね合わせ精度が向上する。その結果、半導体装置の特性を安定化することができる。

[0132]

また実施の形態 4 では、波長 6 3 3 ナノメータのHe-Neレーザを光源とするLSAセンサによってフォトマスクの位置合わせを行う例を示したが、本発明はこれに限定されない。熱酸化膜のエッチング量を調整することによって位置合わせマークのための酸化膜段差の深さを変更すれば、LIA(Laser Interference Alighnment)およびFIA(Field Image Alighnment)等の各種センサによってフォトマスクの位置合わせを行うことができる。

[0133]

さらに実施の形態4では、熱酸化膜13の上からイオン注入によって不純物導入領域7に不純物12を導入する例を示したが、熱酸化膜13を形成することなく、半導体基板6の上から直接イオンを注入して不純物導入領域7に不純物12を導入してもよい。

[0134]

さらに実施の形態4では、第1絶縁膜4Dが熱酸化膜によって形成され、第3 絶縁膜14がシリコン窒化膜によって形成される例を示した。しかし、本発明は これに限定されない。第1絶縁膜4Dのエッチング速度が第3絶縁膜14のエッチング速度よりも小さくなるような材料によって、第1絶縁膜4Dおよび第3絶縁膜14をそれぞれ形成すればよい。

[0135]

以上のように実施の形態4によれば、絶縁膜パターン1に形成された開口に沿ってフォトマスクの位置を合わせるための段差11Dを、位置合わせマーク領域8に沿って第1絶縁膜4Dをエッチングすることによって形成する段差形成工程と、段差形成工程の後で、半導体基板6の不純物導入領域7に沿って絶縁膜パターン1に形成された開口を通って不純物導入領域7に不純物12を導入する不純物導入工程とを包含している。このため、半導体装置の特性の劣化を招くことなく、共通の絶縁膜パターン1に基づいて不純物導入領域7と位置合わせマーク領域8とを整合的に形成することができる。

[0136]

(実施の形態 5)

図9 (a) ~図9 (e) および図10 (a) ~図10 (e) は、実施の形態5 に係る半導体装置の製造方法を説明するための断面図である。

[0137]

図9(a)を参照すると、まず、半導体基板6の上に第1絶縁膜4と第2絶縁膜5とをこの順番に形成する。第1絶縁膜4は、例えば熱酸化膜によって構成されている。第2絶縁膜5は、例えばシリコン窒化膜によって構成されている。これらの熱酸化膜およびシリコン窒化膜は、例えば素子間フィールド酸化膜を形成する際の絶縁膜(酸化膜とシリコン窒化膜)を使用する。熱酸化膜によって構成される第1絶縁膜4の膜厚は、約10ナノメータ(nm)以上約50ナノメータ以下である。シリコン窒化膜によって構成される第2絶縁膜5は、減圧CVD法によって形成されており、その膜厚は約100ナノメータ以上約200ナノメータ以下である。

[0138]

そして、第2絶縁膜5の上に感光性材料を塗布した後、第1不純物導入領域7 Aと第2不純物導入領域7Bと位置合わせマーク領域8とに沿って感光性材料を 除去して感光性パターン3を形成する。

[0139]

図9(b)を参照すると、次に、感光性パターン3をマスクとして第2絶縁膜5をエッチング除去して絶縁膜パターン1を形成する。このエッチングは、ドライエッチングが好ましい。例えばCHF3ガスによってドライエッチングする。第2絶縁膜5のエッチング速度が第1絶縁膜4のエッチング速度に対して選択比が十分得られるような条件によって第2絶縁膜5をエッチングする。

[0140]

図9(c)を参照すると、感光性パターン3を洗浄等によって除去する。そして、絶縁膜パターン1の上に感光性材料を塗布した後、位置合わせマーク領域8に対応する部分の感光性材料を除去して、第1不純物導入領域7Aおよび第2不純物領域7Bを覆うように感光性パターン2を形成する。位置合わせマーク領域8における感光性パターン2の開口は、絶縁膜パターン1の開口と同じ大きさに形成することが好ましい。しかしながら、両開口を同じ大きさに形成することは困難であるため、感光性パターン2の開口は、絶縁膜パターン1の開口よりも大きくなるように形成する。

[0141]

図9 (d) を参照すると、絶縁膜パターン1をマスクとしてフッ酸によるウェットエッチングによって第1絶縁膜4をエッチング除去する。ドライエッチングによって第1絶縁膜4をエッチング除去してもよい。

$[0\ 1\ 4\ 2\]$

図9 (e) を参照すると、絶縁膜パターン1をマスクとして塩素系ガスによるドライエッチングによって半導体基板6を掘り下げ、位置合わせマークのための段差11を形成する。第1不純物導入領域7Aおよび第2不純物導入領域7Bは感光性パターン2によって覆われているため、ドライエッチングによる段差は形成されない。

[0 1 4 3]

実施の形態5では、前述した実施の形態1と同様に、位置合わせマークのためのシリコン段差11が80ナノメータ以上120ナノメータ以下に形成される。

波長633ナノメータのHe-Neレーザを光源とするLSAセンサを用いる場合、前述したようにシリコン段差が100ナノメータのときに最も大きな回折効率が得られる。シリコン段差を形成するためのエッチングにおけるばらつきを考慮しても、シリコン段差が80ナノメータ以上120ナノメータ以下に形成されていれば、十分高い回折効率を得ることができる。このため、安定してフォトマスクの位置を合わせることができる。

[0144]

図10(a)を参照すると、感光性パターン2を洗浄等によって除去した後、 絶縁膜パターン1をマスクとして不純物導入領域7における第1絶縁膜4をエッ チング除去する。このエッチング処理は、ウェットエッチングを使用する。ドラ イエッチングによって第1絶縁膜4を除去すると、エッチング時のプラズマダメ ージによって半導体基板6に結晶欠陥が生じ、リーク電流の発生により半導体装 置の特性が劣化するからである。

[0145]

図10(b)を参照すると、熱酸化によって、不純物導入領域7および位置合わせマーク領域8を覆うように熱酸化膜13を約5ナノメータ以上約20ナノメータ以下の膜厚に形成する。

[0146]

図10(c)を参照すると、第1不純物導入領域7Aに対応する部分が開口する感光性パターン2Aを第2不純物導入領域7Bおよび位置合わせマーク領域8を覆うように絶縁膜パターン1の上に形成する。そして、絶縁膜パターン1の開口を通って熱酸化膜13の上から第1不純物12Aを第1不純物導入領域7Aに導入する。

[0147]

図10(d)を参照すると、感光性パターン2Aを洗浄等によって除去する。 次に、第2不純物導入領域7Bに対応する部分が開口する感光性パターン2Bを 第1不純物導入領域7Aおよび位置合わせマーク領域8を覆うように絶縁膜パタ ーン1の上に形成する。そして、絶縁膜パターン1の開口を通って熱酸化膜13 の上から第2不純物12Bを第2不純物導入領域7Bに導入する。

[0148]

図10(e)を参照すると、感光性パターン2Bを洗浄等によって除去する。 そして、絶縁膜パターン1をエッチングによって除去する。このエッチングは、 ドライエッチングであってもよく、ウェットエッチングであってもよい。ウェッ トエッチングでは、リン酸によるエッチングを採用することができる。半導体基 板6は熱酸化膜13によって覆われているので、半導体基板6はリン酸によって エッチングされることはない。

[0149]

そして、第1絶縁膜4をエッチングによって除去する。このエッチングはウェットエッチングが好ましい。ウェットエッチングには、フッ素を使用することができる。このようにして、所望の不純物導入領域7およびフォトマスクの位置合わせマークのためのシリコン段差11を得ることができる。

[0150]

このように、第1不純物導入領域7A、第2不純物領域7Bおよびフォトマスクの位置合わせマークのためのシリコン段差11を同一の絶縁膜パターン1に基づいて形成することができる。これにより、第1および第2不純物導入領域と位置合わせマークとは自己整合的に形成される。このため、以降の工程における他の不純物導入領域の形成とゲート電極を形成するときのフォトマスクの位置合わせとは、第1および第2不純物導入領域を直接基準として行うことができる。従って、重ね合わせ精度が向上する。その結果、半導体装置の特性を安定化することができる。

[0151]

実施の形態5では、2種類の不純物導入領域と位置合わせマークとが自己整合的に形成される例を示したが、3種類以上の不純物導入領域と位置合わせマークとを自己整合的に形成してもよい。

[0152]

【発明の効果】

以上のように本発明によれば、半導体装置の特性の劣化を招くことなく、共通 の絶縁膜パターンに基づいて不純物導入領域と位置合わせマーク領域とを整合的 に形成することができる半導体装置の製造方法を提供することができる。

【図面の簡単な説明】

【図1】

(a)~(d)は、実施の形態1に係る半導体装置の製造方法を説明するための断面図である。

【図2】

(a)~(e)は、実施の形態1に係る半導体装置の製造方法を説明するための断面図である。

【図3】

実施の形態1に係る半導体装置の製造方法において形成される段差と回折効率 との間の関係を示すグラフである。

図4

(a)~(d)は、実施の形態2に係る半導体装置の製造方法を説明するための断面図である。

【図5】

(a)~(d)は、実施の形態2に係る半導体装置の製造方法を説明するための断面図である。

図6

(a)~(f)は、実施の形態3に係る半導体装置の製造方法を説明するための断面図である。

【図7】

(a)~(d)は、実施の形態4に係る半導体装置の製造方法を説明するための断面図である。

【図8】

 $(a) \sim (d)$ は、実施の形態 4 に係る半導体装置の製造方法を説明するための断面図である。

【図9】

(a) \sim (e) は、実施の形態 5 に係る半導体装置の製造方法を説明するための断面図である。

【図10】

(a)~(e)は、実施の形態 5 に係る半導体装置の製造方法を説明するための断面図である。

【図11】

(a)~(d)は、従来の半導体装置の製造方法を説明するための断面図である。

【図12】

 $(a) \sim (d)$ は、従来の半導体装置の他の製造方法を説明するための断面図である。

【図13】

 $(a) \sim (d)$ は、従来の半導体装置のさらに他の製造方法を説明するための断面図である。

【図14】

 $(a) \sim (b)$ は、従来の半導体装置のさらに他の製造方法を説明するための断面図である。

【符号の説明】

- 1 絶縁膜パターン
- 2 感光性パターン
- 3 感光性パターン
- 4 絶縁膜
- 5 絶縁膜
- 6 半導体基板
- 7 不純物導入領域
- 8 位置合わせマーク領域
- 9 開口
- 10 開口
- 11 段差
- 12 不純物
- 13 熱酸化膜


14 絶縁膜


【書類名】


図面


【図1】


...























【図2】




【図3】





【図4】





【図5】
























【図6】





【図7】
























【図8】











【図9】














[図11]














































































【図14】











【書類名】 要約書

【要約】

【課題】 共通の絶縁膜パターンに基づいて不純物導入領域と位置合わせマーク 領域とを整合的に形成することができる半導体装置の製造方法を提供する

【解決手段】 半導体装置の製造方法は、絶縁膜パターン形成工程と、位置合わせマーク領域が露出するように開口する第1感光性パターンを、不純物導入領域を覆うように絶縁膜パターンの上に形成する第1感光性パターン形成工程と、絶縁膜パターンに形成された開口に沿ってフォトマスクの位置を合わせるための段差を位置合わせマーク領域に沿って半導体基板に形成する段差形成工程と、第1感光性パターンを除去する第1感光性パターン除去工程と、半導体基板の不純物導入領域に沿って絶縁膜パターンに形成された開口を通って不純物導入領域に不純物を導入する不純物導入工程とを包含する。

【選択図】 図1



特願2003-002553

出願人履歴情報

識別番号

[000005821]

1. 変更年月日

1990年 8月28日

[変更理由]

新規登録

住 所

大阪府門真市大字門真1006番地

氏 名

松下電器産業株式会社